Concetti validi per l'esame di Architettura degli Elaboratori, per il corso di Laurea in Informatica.
I concetti saranno successivamente arricchiti con altri, per ora ci soffermiamo su questi!

Tipo registro IP 16 bit
Fase di Decode (IR) codifica, determina il tipo di istruzioni
Fase di Fecth prelievo istruzione
Fase di Decode + Facth Pipelining
Due passi di assemblaggio programma forward reference
IR contiene istruzione che la CPU sta elaborando
CU Hard wired insieme circuiti combinatori NON sequenziali
Indirizzamento diretto contiene l'indirizzo/locazione memoria
Indirizzamento a registro Indirizzo registro che contiene la locazione di memoria
Indirizzamento immediato indirizzo dove vi è l'operando
Indirizzamento implicito indirizzo registro CPU specificato nel codice operativo
Indirizzamento indicizzato operando in memoria-diretto a registro
Micro-operazione in microprogramma segnali di controllo
Due processi cooperano quando condividono le risorse
Memoria cache memoria piccola e veloce, situata tra Ram e CPU
1 Gb 233 bit
Polling e interrupt tecniche per eseguire operazioni I/O
Cos'è un processo programma in esecuzione
Principio località portare una parte di info nella cache
Segmentazione divisione di un progr. salvato in memoria (segment table)
Principio locazione riferimento a piccoli intervalli di T, piccola porzione memoria
CISC tante istruzioni complesse - CU micro-programmata
RISC poche istruzioni, CU Hard Wired
Reti logiche più porte logiche insieme
Reti combinatorie output = input, dipende tutto dagli input
Reti sequenziali output dipendono dai valori attuali di input uscite in stanti precedenti
Dispositivo sequenziale registro
La CPU legge dal bus un numero interrupt
Binario aumenta affidabilità
Codice funzione
Micro-operazione segnale di controllo
Pipelining aumenta il Throughtput
Paginazione tabelle
Sistemi distributivi processi lontani
Porta logica circuito logico NON operante
Multi-computer numero massimo di connessioni
Bus sincronizzati segnali di clock
PC contiene indirizzo prossima istruzione da eseguire
Memoria di controllo micro-programmata
Execute effettuato sempre da CU
Processo Ready - Run - Ready
Assemblaggio codice sorgente in codice binario
Bus 2 GHz largo 16 bit 16 GB al secondo
Directory Memory Access tante info e veloce
Clock CPU velocità elaboratore - n° impulsi unità tempo
Floating point mantissa-precisione
Arbitraggio bus più vicino
Arbitraggio bus parallelo bus dispositivo priorità più alta
Multiprocessori calcolatori MIMD fortemente legati
Interrupt segnale ricevuto dalla CPU
SRAM stati di circuiti logici flip-flop
Clock segnale periodico di oscillazione
Memoria di controllo indirizzi
MAR indirizzo cella memoria/presente in CPU indirizzo andrà in bus
Hard disk informazioni memorizzate polarizzazioni magnetiche
Esecuzione istruzione di salto altera meccanismo autoincremento del registro PC
Tecnica Memory-mapped I/O spazio di indirizzi suddiviso tra memoria e porte I/O

 

 

 

Un bus ha una frequenza di 2ghz e una larghezza di banda pari a 64 bit. Quanti byte/sec è in grado di trasferire? 16ghz/sec circa
La stringa 01001001 codificata secondo il codice di parità pari e con bit di parità alla fine indica che c’è uno stato di errore di comunicazione perché il numero di bit a 1 è dispari
Nell’indirizzamento implicito il riferimento all’operando è implicito nel codice operativo dell’istruzione
Una CPU genera indirizzi a 16 bit strutturati: ABBBCCCCCCCCCCCC 32 k locazioni B = 23 * C = 212

212*23 -> 215 -> 210*25 = 32

Quali delle seguenti tecniche di I/O è particolarmente indicata per il trasferimento di grandi quantità di dati? Direct Memory Access
Il Memory Address Register (MAR) è presente nella CPU e contiene l’indirizzo della memoria che andrà trasmesso nel bus indirizzi
Il formato di istruzione NON definisce l’indirizzo dell’istruzione successiva
La frequenza di clock di una CPU determina la velocità di elaborazione del computer
Quando una CPU riceve il segnale di interrupt legge dal bus dati un numero che caratterizza l’interrupt
La legge di Moore E’ una legge statistica ottenuta mediante osservazione dell’evoluzione tecnologica delle CPU
1GB 233 bit poiché 1GB = 230 byte, 1byte = 8 bit = 23 bit quindi 230*23 = 233 bit
In una macchina SISD è presente solo una unità di controllo e un unità ALU
L’unità di calcolo ALU esegue istruzioni operazioni aritmetico-logiche necessarie all’esecuzione d’istruzione
In un circuito digitale combinatorio l’output dipende esclusivamente dall’input
La larghezza di banda di un bus specifica il numero di bit che è possibile trasferire ad ogni ciclo attraverso il bus
Svantaggio derivante dalla CPU micro programmata minore efficienza nelle esecuzioni delle istruzioni
Nell’arbitraggio centralizzato del bus in parallelo si tiene conto della priorità dei dispositivi
Quale NON è una caratteristica dei processori RISC l’esecuzione parallela delle istruzioni
In una macchina SISD con pipeline k stadi nel caso ideale elabora n strizioni in k(n-1) cicli di clock
Nella tecnica di paginazione della memoria centrale per tradurre un indirizzo virtuale in fisico il SO memorizza in una tabella la corrispondenza tra pagine e frame
In un hard-disk le info sono memorizzate sotto forma di polarizzazione magnetica
Una possibile transizione di stato di un processo Read - Run - Read
Ll polling nel I/O guidato da interrupt è una tecnica che consente di identificare dispositivi che ha generato l’interrupt
Nella modalità di indirizzamento a registro l’operando è indirizzato mediante un numero di registro
Nel processo di assemblaggio di un programma, sono necessarie due passaggi perché è necessario risolvere le forwar-references
La rappresentazione binaria è usata nel computer perché aumenta l’affidabilità
In un bus con temporizzazione sincrona ogni attività regolata da un segnale di clock
Il loader indirizzi virtuali in fisici
Nella memoria di controllo sono memorizzati microprogrammi
Una porta logica è un circuito elettronico che implementa n operatore logico
La frequenza di clock del processore indica il numero di impulsi nell’unità di tempo
Quale dei seguenti registri è sempre strettamente necessario durante la fase di DECODE? Instruction Register
In una SRAM i bit sono memorizzati sotto forma di Stati di circuiti logici di tipo flip-flop
Il processo di assemblaggio di un programma Trasforma il codice sorgente in codice binario
Un interrupt è Un segnale ricevuto dalla CPU per segnalare il verificarsi di un evento
Nella rappresentazione floating-point di un numero reale La mantissa indica la precisione nella rappresentazione
Cosa è presente in un’unità di controllo Hardwired? Un insieme di circuiti combinatorio
Nell’indirizzamento indicizzato L’operando è presente in memoria
Un circuito sequenziale è Un circuito capace di memorizzare il proprio output
Calcolare la lunghezza di un indirizzo necessaria ad indicizzare una memoria avente capacità di 64KB e locazioni di 1byte log2 65536 = 16 bit
Nell’arbitraggio del bus in parallelo Viene concesso il bus al dispositivo con priorità più alte
Una micro-operazione presente in una microistruzione corrisponde a: Un segnale di controllo
L’esecuzione di una istruzione di salto Altera il meccanismo di auto incremento del registro PC
I multiprocessori sono Calcolatori MIMD che sono fortemente legati
Nella tecnica di memory-mapped I/O Lo spazio di indirizzi è suddiviso tra memoria e porte I/O
La rappresentazione in complemento a due del numero -45 è: 11010011 perché 45=101101 ossia 6 bit
Pipeline I/O Aumento il Troughput